PATENT ABSTRACTS OF JAPAN

(11)Publication number: 03-004383			
(43)Date of publication of application: 10.01.199	1		
 (51)Int.Cl. G06G 7/184			
(21)Application number : 02-118832 GLOEILAMPENFAB:NV		:	PHILIPS
(22)Date of filing: 10.05.1990 (72)Inventor: MA			
(30)Priority			
Priority number: 89 8910756			
Priority date: 10.05.1989 Priority country: GB			
Priority country . GB			
		· .	
(54) INTEGRATION CIRCUIT			

(34) INTEGRATION CIRCUI

(57)Abstract:

PURPOSE: To make the size of a return signal insensible to device matching reducing sensitivity of an integrator with a high Q value by making a delayed return current depend on a known value rather than depending on the device matching of a current mirror, that is, a current memory circuit, and generating the return current of a correct value.

CONSTITUTION: The current i(n-1) in a period -ϕ of a sampling cycle (n-1) is supplied to an input terminal 30, and the current Is(n-1) equal to j+i(n-1)+if(n-1) is supplied to a first current memory cell consisting of transistors T31, 32, a capacitor C31 and a switch S31. When the period -ϕ ends, the switches S30 and S31 are opened, and the transistor T31 is used as a current source making flow the current Is(n-1), and a second current memory cell consisting of the transistor T33, the switch S32 and the capacitor C32 and a third current memory cell consisting of the transistor T36, the switch S33 and the capacitor C33 are used, and the return current Is(n-1) is equalized with the Is(n-1). In such a manner, the current Is(n) is approximated to a required value.

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平3-4383

(43)公開日 平成3年(1991)1月10日

(51) Int. C1. ⁵

識別記号

FΙ

G 0 6 G 7/184

審査請求 未請求 請求項の数11 (全14頁)(16)

(21)出顧番号

特願平2-118832

(22)出顧日

平成2年(1990)5月10日

(31)優先権主張番号 8910756.9

(32)優先日

1989年5月10日

(33)優先権主張国

イギリス (GB)

(71)出願人 999999999

フィリップス エレクトロニクス ネム

ローゼ フェンノートシャップ

N L

(72)発明者 イアン クレイグ マクベス

*

(54) 【発明の名称】 積分回路

(57)【要約】

【目的】帰還電流の精度が多数のファクタによって損な われるようになる等の問題点を解決する

【効果】電流源の不整合によってオフセットエラーを発生しても、このエラーは、積分されることはない

【産業上の利用分野】入力信号をサンプル化アナログ電流の形態で積分する積分回路に関する

【特許請求の範囲】

【発明の詳細な説明】

【図面の簡単な説明】

請求の範囲テキストはありません。

詳細な説明テキストはありません。

図面の簡単な説明テキストはありません。

⑩ 日本 国特許庁(JP)

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平3−4383

®Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)1月10日

G 06 G 7/184

D 6745-5B

審査請求 未請求 請求項の数 11 (全14頁)

②特 願 平2-118832

②出 願 平2(1990)5月10日

優先権主張 Ø1989年5月10日 Øイギリス(GB) Ø19756.9

⑫発 明 者 イアン クレイグ マ イギリス国 ウエスト サセツクス クロウレイ パウン

クペス ド ヒル フエルドブリッジ アペニュ 1

⑰出 願 人 エヌ ペー フイリツ オランダ国5621 ペーアー アインドーフエン フルーネ

プス フルーイランペ パウッウエッハ1

ンフアプリケン

個代 理 人 弁理士 杉村 暁秀 外5名

明知一一一一一一一一一

1.発明の名称 積分回路

2. 特許請求の範囲

1. 入力信号をサンプル化アナログ電流の形態 で積分する積分回路であって、入力信号を受 ・信する入力手段と、積分した入力信号を出力 信号として発生する出力手段と、各サンプリ ング周期の第1部分の期間中、該サンプリン グ周期、又は以前のサンプリング周期の第2 部分の期間中に入力端子に供給された電流に 関連する電流を出力端子に発生する電流メモ リセルと、該電流メモリセルの出力端子を前 記積分回路の出力手段に結合させる結合手段 と、各サンプリング周期の第2部分の期間中 前記電流メモリセルの入力端子に帰還信号を 供給する帰還手段とを具えている積分回路に おいて、前記帰還手段が、各サンプリング周 期の第1部分の期間中に前記電流メモリセル に供給される信号電流を決定する電流決定手 段と、これにより決定された電流に応じた帰

還電流を各サンプリング周期の第2部分の期間中前記電流メモリセルの入力端子に供給する帰還電流供給手段とを具えていることを特徴とする積分回路。

- 2. 前記電流決定手段が、各サンプリング周期の第1部分の期間中前記電流メモリセルの入力端子に、該サンプリング周期、又は以前のサンプリング周期の第2部分の期間中前記電流メモリセルの入力端子に供給された電流に等しい電流を発生する電流発生手段を具えていることを特徴とする請求項2に記載の積分回路。
- 3. 前記電流メモリセルが電界効果トランジスタを具え、該トランジスタのドレインとゲート電極との間にスイッチを接続し、該スイッチを各サンプリング周期の第2部分の期間中だけ閉じるようにしたことを特徴とする請求項2に記載の積分回路。
- 前記トランジスタのゲートとソース電極と の間に追加のコンデンサを接続したことを特

特問平3-4383 (2)

徴とする請求項3に記載の積分回路。

- 5. 前記電流メモリセルの出力端子を前記積分 回路の出力手段に結合させる結合手段が別の 第2電流メモリセルを具えていることを特徴 とする請求項1~4のいずれかに記載の積分 回路。
- 6. 前記帰還電流供給手段が、各サンプリング 周期の第2部分の期間中前記第2電流メモリ セルの出力端子を第1電流メモリセルの入力 端子に結合させる手段を具えていることを特 徴とする請求項5に記載の積分回路。
- 7. 前記第1電流メモリセルの入力端子に第3 電流メモリセルの入力端子を結合させ、該第 3電流メモリセルが各サンプリング周期の 1部分の期間中前記第1電流メモリセルの入力端子に発生した電流と、前記第2電流メモリセルの出力端子に発生した電流との差電流との差電流を各サンプリング周期の第2部分の期間中前記第1電流メモリセルの入力端子に供給するようにしたことを特徴

とする請求項6に記載の積分回路。

- 8. 前記第2電流メモリセルが別の第2出力端子も有し、該第2出力端子が各サンプリング周期間の第1部分の期間中、第1出力端子における電流の所定比率の電流を供給し、この電流を前記第3電流メモリセルの入力端子に供給するようにしたことを特徴とする請求項7に記載の積分回路。
- 9. 前記入力信号にバイアス電流を加える手段 及び前記帰還及び出力信号から適当な比率の バイアス電流を差引く手段も設けて、双方向 入力電流を積分し、且つ双方向出力電流を発 生し得るようにしたことを特徴とする請求項 1~8のいずれかに記載の積分回路。
- 10. 前記信号電流が一極性の電界効果トランジスタによってのみ流れるようにしたことを特徴とする請求項1~9のいずれかに記載の積分回路。
- 11. 前記信号電流がnチャネル電界効果トランジスクによってのみ流れるようにしたことを特徴とする請求項10に記載の積分回路。

3. 発明の詳細な説明

[産業上の利用分野]。

〔従来の技術〕

上述した種類の積分回路は、1989年2月に開催された「第17回電気技術者学会」(The Institution of Electrical Enginers on 17th) に提出されたジェー・ビー・ヒュース(J.B. Hughes)、エヌ・

シー・バード(N.C. Bird) 及びアイ・シー・マクベス(I.C. Macbeth)による論文 "Switched Currents - A New Technique for Analogue Sampled - Data Signal Processing" に発表されている。 第1図は冒頭にて述べたような積分回路を示し、又第2図は第1図の回路におけるスイッチを作動させるのに用いるクロック波形を示している。

特開平3-4383(3)

スタ下3のソース電極は正の電源ライン3に接続す る。トランジスタT3のドレイン電極はそのゲート 電極とスイッチ\$2の一端とに接続する。スイッチ S2の他端はpチャネル電界効果トランジスタT4の ゲート電極とコンデンサC2との接続点に接続する。 トランジスタT4のソース電極及びコンデンサC2の 他端は正の電源ライン3に接続する。トランジス タT4のゲート電極はpチャネルに電界効果トラン ジスタT6のゲート電極にも接続し、このトランジ スタT6のソース電極を正の電源ライン3に接続す る。トランジスタT4のドレイン電極はnチャネル 電界効果トランジスタT7のドレイン電極に接続し、 トランジスタT7のソース電極は負の電源ライン4 に接続する。トランジスタT7のドレイン電極は帰 選ライン10を介してトランジスクTIのドレイン電 極にも接続する。電流顔9を正の電顔ライン3と nチャネル電界効果トランジスタJ10 のドレイン 電極との間に接続し、トランジスタT10 のソース 電極は負の電源ライン4に接続する。トランジス タT10 のドレイン電極は、そのゲート電極と、ト

ランジスタT7のゲート電極と、nチャネル電界効果トランジスタT9のゲート電極とに接続する。トランジスタT9のソース電極は負の電源ライン4に接続すると共に、そのドレイン電極はトランジスタT6のドレイン電極と出力端子7とに接続する。

サンプリング周期(n-1)(第2図参照)の内のすの期間中には電流i(n-1)が入力端子1に供給され、この電流は電流額2によって発生されるバイアス電流jとライン10における帰還電流iiと相俟って第1メモリセルの入力端子に供給される。この結果、トランジスタT2により次式にて表わされる電流1:が発生する。

$$l_2 = i(n-1) + j + j$$

ここに、 $i_1 = i_*(n-1)$ B/A であり、従って[2 は次式の如く扱わされる。即ち、

$$I_2 = i(n-1) + j + i_*(n-1) B/A$$

等しく、又電流 IuはAIuに等しい。従って、サンプリング周期 nの期間中の電流 Iuは次式によって表わされる。

l⋅(n)=A[i(n-1)+j+i₀(n-1) B/A] 電流i₀(n) はl⋅(n)-Ajによって与えられる。 従って、

$$i_0(n) = A \ i(n-1) + A + A \ i_0(n-1) \ B/A - A = A \ i(n-1) + B \ i_0(n-1)$$

2領域(ドメイン)への変換をすると、

 $io(z) = A i(z)z^{-1} + B io(z)z^{-1}$

となり、このために次式が成立する。

$$H(z) = \frac{i_0(z)}{i(z)} = \frac{Az^{-1}}{1-\theta z^{-1}}$$

連続的な時間損失性積分器を $H(s) = \pm \frac{1}{8+s\tau}$

により説明する。順方向オイラー変換

$$S \rightarrow \frac{1}{T} \cdot \frac{1-z^{-1}}{z^{-1}}$$
 を用いると次式が成立する。

$$H(z) = \pm \frac{T}{\tau} \frac{z^{-1}}{1 - \frac{\tau - aT}{\tau}} z^{-1}$$

特閒平3-4383(4)

即ち、
$$A = T/r$$
及び $B = \frac{r-aT}{r}$

従って、B=1はa=0に相当し、これは無損失額分である。第1図に示した積分器は、入力端子1をトランジスタTIのドレイン電極に接続する代わりにトランジスタT2のドレイン電極に接続することにより逆方向オイラー変換に従って積分処理をすべく変更することができる。

(発明が解決しようとする課題)

特願昭63-25704 号明細書(特開平1-196911 号公報)の第20図に記載されたこの積分回路には種々の欠点がある。この積分回路は、適宜に作動させる際、前のサンプリング周期における下ランジスタT1のドレイン電極に供給される電流ののドレイン電極に供給される電流のが上しいとでは多数のファクタによって損なる。即ち、先ず第1に、帰還ループのとはありになる。即ち、先ず第1に、帰還ループのとはの1以上となる場合にはシステムが不安定と指

失が大きくなり、従ってインパータは、カットオ フ周波数がクロック周波数よりも著しく低くなる 場合に利得が僅かに変化してもそのカットオフ周 波数が高感度となるような 1 次の低域通過フィル タとなる。従って帰還ループの利得はトランジス タT1及びT2間の整合及びトランジスタT3及びT4間 の整合によって直接決まるようになる。第2に、 スイッチS1及びS2によって、信号を歪ませると共 に積分器に蓄積されてその出力側に直流オフセッ トを生ぜしめるクロックフィードスルーを導入す るようになる。第3に、電流メモリセルの各々に は、ダイオード接続されたトランジスタの1/gmと、 スイッチの"オン抵抗値"と、出力トランジスタ のゲート容量(及び所望に応じ追加のコンデンサ) とにより設定された時定数が存在する。この時定 数により非直線性電圧領域で信号をフィルタ処理。 するため、信号歪みを生じるようになる。更に、 この時定数と、サンブルされた信号の周波数によ り決まる遅延によって単位遅延 z -1の実効値を変 化し、これによりフィルタ特性を劣化するように

なる。

本発明は、これら欠点の1つ以上による影響を 除去するようにした積分回路を提供することをそ の目的とする。

(課題を解決するための手段)

り決定された電流に応じた帰還電流を各サンプリング周期の第2部分の期間中前記電流メモリセルの入力端子に供給する帰還電流供給手段とを具えていることを特徴とする。

本発明は、遅延された帰還信号電流を、電流ミラー即ち電流メモリ回路の装置整合に依存せしめるよりも既知の値に依存せしめて正しい値の帰還電流を生ぜしめるようにすると云う事実に基づくものである。これがため、装置の不整合に対してスイッチング電流技術を用いて製造されたQ値のより器の感度を減少せしめる装置整合に対し帰還信号の大きさを不感応とすることができる。

前記電流メモリセルが電界効果トランジスタを 具え、該トランジスタのドレインとゲート電極と の間にスイッチを接続し、該スイッチを各サンプ リング周期の第2部分の期間中だけ閉じるように する。

又、前記トランジスタのゲートとソース電極と の間に追加のコンデンサを接続する。

電流メモリセルをかように構成することにより

特開平3-4383(5)

スイッチが解放すると、トランジスタは、スイッチが閉成された際にこれに供給される場合とと同いるな発生させる電流源として作用する。同を関格のトランジスタを用いるため、装置の不上間のより、従ってサンプリング周期ののクトンプリングとはコンデンサ或いはプロートンスを量からの電荷の漏洩を無視する場合、フィスを量からの電荷の漏洩を無視する場合となる。

前記電流メモリセルの出力端子を前記積分回路 の出力手段に結合させる結合手段が別の第2電流 メモリセルを具えることができる。

これがため、各サンプリング周期内に出力が有 、 効となる時間を決めることのできる有利な配置を 提供することができる。

前記帰還電流供給手段が、各サンプリング周期 の第2部分の期間中前記第2電流メモリセルの出 力端子を第1電流メモリセルの入力端子に結合さ せる手段を具えることができる。

流メモリセルの入力端子に供給するようにする。

これがため損失の大きな積分器を形成することができる。その理由は第3電流メモリセルにより 帰還信号を過剰に補正して(他の出力のスケーリングファクタに依存し)出力電流の1部分のみを 入力側に帰還し得るようになるからである。

前記入力信号にバイアス電流を加える手段及び 前記帰還及び出力信号から適当な比率のバイアス 電流を差引く手段も設けて、双方向入力電流を積 分し、且つ双方向出力電流を発生し得るようにす る。

これがため、単方向電流のみをモジュール内で 処理して電流メモリ及び電流ミラー回路の入力ダ イオードを逆パイアスしないようにして双方向入 出力電流を受けて発生するスイッチド電流システ ム内で自己保持モジュールとして積分器を形成す ることができる。

積分回路は、単極性の電界効果トランジスタに よってのみ信号電流を導通せしめるように構成す ることができ、且つ、 n チャネル電界効果トラン 正しい電流比を選定する場合には、第2電流メモリセルの出力を帰還信号に対しほぼ正しい値とし、従って確実な帰還信号を提供することができる。

前記第1電流メモリセルの入力端子に第3電流メモリセルの入力端子を結合させ、該第3電流メモリセルが各サンプリング周期の第1部分の期間中前記第1電流メモリセルの入力端子に発生した電流との差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電し、この差電流を受電流を受電し、この差電流を発せるようにする。

これがため、第3電流メモリセルによって帰還 路の第2電流メモリセルの出力を補正し、従って 装置の不整合が存在する場合でも正しい帰還信号 を供給することができる。

前記第2電流メモリセルが別の第2出力端子も有し、該第2出力端子が各サンプリング周期間の第1部分の期間中、第1出力端子における電流の所定比率の電流を供給し、この電流を前記第3電

ジスタのみが信号電流を流すように構成すること ができる。

これがため、特願平 1-320,375号明細書に記載 したように所定電流特性に対し、低い供給電圧を 用いることができる。

(実施例)

特關平3-4383 (6)

T33 のソース電極を正の電源ライン32に接続する。 トランジスタT33 のドレイン電極をそのゲート電 極に接続すると共にスイッチ\$32 の一端に接続し、 スイッチS32 の他端をコンデンサC32 と 2 個の p チャネル電界効果トランジスタT34 及びT35 のゲ ート電極との接続点に接続する。トランジスタ T34 及びT35 の他端を正の電顔ライン32に接続す る。トランジスタT34 のドレイン電極をトランジ スタT31のドレイン電極に接続すると共にnチャ ネル電界効果トランジスタT36 のドレイン電極に 接続する。トランジスクT36 のドレイン電極をス イッチ\$33 を経てそのゲート電極に接続すると共 にコンデンサC33 の一端に接続する。トランジス タT32 及びT36 のソース電極並びにコンデンサ C33 の他端を負の電源ライン33に接続する。トラ ンジスタT34 のドレイン電極を出力端子34に接続 すると共に電流額35を経て負の電源ライン33に接 続する。コンデンサC31、C32及びC33 はそれぞれ トランジスタT32, T34及びT36 のゲート/ソース キャパシタンスによって形成するか、又は追加の

コンデンサとすることができる。電流源31は電流 jを発生すると共に電流源35は電流A・jを発生す るように構成する。スイッチ\$30 及び\$31 は各サ ンプリング周期の期間の中閉成するが、スイッチ \$32 及び\$33 は各サンプリング周期の期間の中閉 成するように構成する(第2図参照)。

本発明積分回路の作動は次の通りである。サンプリング周期(n-1) の期間で中電流i(n-1)を入力端子30に供給し、従ってj+i(n-1)+i,(n-1) に等しい電流I.(n-1) がトランジスタ T31及びT32、コンデンサC31 並びにスイッチS31 により形成なされた第1電流メモリセルに供給されるようになる。期間での終了時にスイッチS30 及びS31 が開放してトランジスタT31 が電流I.(n-1) を通す電流が流れるようになる。サンプリグ周期の期間で中スイッチ S32及びS33 が閉成してトランジスタT34 にj+i(n-1)+i,(n-1) に等しい電流I.(n)が流れるようになる。このトランジスタT34 はトランジスタT33、スイッチS32 及びコンデン

サC32 と相俟って第2電流メモリセルを構成する。 しかし、実際には電流 I、は、トランジスタT31及び びT32 間並びにトランジスタT33 及びT34 間の各 不整合と、スイッチS31 及びS32 のクロックフィ ードスルー効果とにより、電流1.に正確に等しく ならない。両トランジスタ T31及びT32 は電流源 として作用するため、電流 L.(n-1) 及び L.(n)の差 電流と電流 i との和の電流が電流 I (n)= I (n-I) - [s(n)+i としてトランジスタT36 に流れるよう になる。このトランジスタT36 はスイッチS33 及 びコンデンサC33 と相俟ってエラー電流 [. (n) を記憶する第3電流メモリセルとして作用する。 サンプリング周期 n の期間 o 中電流 i(n)が入力端 子30に供給され、従って帰還電流 l,(n)は l. (n-1)= l_b(n)-l_e(n)に等しくなる。これがため、 帰還電流 i, 向は所望値に極めて近似し、トラン ジスタT31 及びT32 間並びにトランジスタT33 及 びT34 間の整合に依存しなくなる。又、スイッチ S31 及びS32 によるクロックフィールドスルー効 果は打消されるようになるが、第1図のスイッチ

SI及びS2によるクロックフィードスルー効果は蓄積されるようになる。帰還信号 i, の精度は原理的には電流 !。がトランジスタT36 により保持され得る精度に依存し、電流源S31 及びS35 間の不整合は積分されなくなる。その理由は、電存で31の影響による第2電流メモリセルの出された在第30がイアス電流が、電流流がイアス電流が、電流がイアス電流が、電流がイアス電流がである。これがため、電流で打消されるようになる。これがため、電流の31及び35間の不整合によってオフセットエラー路の場合のように積分されることはない。

第4図は、本発明による損失性積分器を示す回路図である。この積分器の入力端子41はスイッチ S41 を経て電流源42の一端とnチャネル電界効果トランジスタT41のドレイン電極との接続点に接続されている。電流源42の他端は正の電源ライン43に接続されている。トランジスタT41のドレイン電極はスイッチS42を経てその クT41 のドレイン電極はスイッチS42 を経てその

特開平3-4383(7)

ゲート電極及びnチャネル電界効果トランジスタ T42 のゲート電極に接続されている。トランジス タT42 のゲート電極と負の電源ライン44との間に はコンデンサC42 が接続されている。トランジス タT42 のドレイン電極はpチャネル電界効果トラ ンジスタT43 のドレイン電極に接続され、そのソ ース電極は正の電源ライン43に接続されている。 トランジスタT43 のドレイン電極はそのゲート電 極及びスイッチ\$43 の一端に接続され、スイッチ S43 の他端は他の 3 つの p チャネル電界効果トラ ンジスタT44, T45及びT47 のゲート電極に接続さ れている。トランジスタT41のゲート電極と正の 電源ライン43との間にはコンデンサC43 が接続さ れている。トランジスタT44 のドレイン電極はト ランジスタT41 のドレイン電極及びnチャネル電 界効果トランジスタT46 のドレイン電極に接続さ れている。トランジスタT46 のドレイン電極はス イッチS44 を経てそのゲート電極に接続され、そ のゲート及びソース電極間にコンデンサC44 が接 統されている。トランジスタT42 及びT46 のソー ス電極は負の電源ライン44に接続されている。トランジスタT44 のドレイン電極はスイッチS45 を経てトランジスタT45 のドレイン電極と電流源45 の一端との接続点に接続され、この電流源45の他端は負の電源ライン44に接続されている。トランジスタT47 のドレイン電極は出力端子47に接続されている。トランジスタT44、T45及びT47 のソース電極は正の電源ライン43に接続されている。

トランジスタT41 及びT42 はゲート幅/長さの 比が同じとなり、これらトランジスタ間に1:1 の電流比が存在するように構成する。同様に、ト ランジスタT43 及びT44 もゲート幅/長さの比が 同じとなるように構成する。しかし、トランジス タT45 のゲート幅/長さの比はトランジスタT43 のゲート幅/長さの比の(1-B) 倍となるように構成し、トランジスタT47 のゲート幅/長さの比はトランジスタT47 なるように構成する。電流源42は電流 j を生じる ように構成すると、電流源45は電流(1-B) jを生じ、

電流源46は電流Ajを生じる。スイッチS41 及び S42 は各サンプリング周期の一部 中閉成され、 スイッチS43、S44及びS45 は各サンプリング周期 の一部 中閉成される。

この場合の動作原理は、各サンプリング周期の φ部分中トランジスタT45 により追加の電流(1-B)i が生ぜしめられ、この電流がスイッチ\$45 により 第3電流メモリセル(トランジスタ746 、スイッ チ\$44 及びコンデンサC44)の入力端子に供給され るという点を除いて第3図につき説明した理想的 な積分器の動作原理に類似している。この電流は サンプリング周期の「部分中はスイッチ\$45 が開 放しているために抑止され、従って帰還電流は B·i, となる。この電流 B·i, を生ぜしめるた めには、トランジスタT43 及びT45 間を正しく整 合させ、パイアス電流(1-B)jを正しく除去する必 要がある。しかし、これらに誤差があると、ファ クターBよりも通常著しく小さなファクター(I-B) が影響を受ける。Bが1に近いと、第1図に示す 方法に対する主たる問題が生じる。

電流原45及び46は入力技路(ブランチ)がトランジスタT46 より形成される電流ミラー回路或いは電流メモリ回路と置き換えることができる。出力技路におけるトランジスタは 1:1~B:A の電流比を生じるような寸法にする。このようにすることにより、帰還信号の上述した補正によって補ごされないトランジスタT43. T45及びT47 間の不整合誤差が減少するという利点が得られる。その理由はこの場合、トランジスタT46 中の誤差電流が出力技路に競像関係で流れるためである。

第5図は、第4図に示す理想的な積分器の例に 類似する形態の本発明による一般化した損失正積 分器の第1実施例を示しており、等価な案子には 同じ符号を付した。第5図に示す実施例は追加の 入力端子48を有し、この入力端子は第1スイッチ S48 を経て電流源42とトランジスタT41のドレイン電極との接続点に接続され、且つ第2スイッチ S49 を経てトランジスタT42 及びT43 のドレイン 電極の相互接続点に接続されている。

動作中は電流 i が端子41に供給され、一方電流

特開平3-4383(8)

-iが端子48に供給される。スイッチ541 は信号FB・ の (FE は順方向オイラー変換を表わす) により閉じられ、スイッチ548 及び549 は信号BE・ の (BE は逆方向オイラー変換を表わす) により閉じられる。BE=FE=1 の場合、双一次積分器が形成される。サンプリング周期(n-1) の部分の中、トランジスタT41 を流れる電流1。は

$$I_{\bullet} = j - i(n-1) + i \cdot i$$

で与えられる。ここに、

$$i_r = \frac{i_o(n-1)}{A} - \frac{(1-B)i_o(n-1)}{A} = \frac{Bi_o(n-1)}{A}$$

である。従って、

$$i_* = j - i(n-1) + \frac{B}{A} i_0(n-1)$$

である。サンプリング周期 n の部分φの期間中、 電流 i i は

$$i_r = I_n - j - i(n) = i_0(n)/A$$

で与えられる。従って、

$$\frac{i_0(n)}{A} = j - i(n-1) + \frac{B}{A} i_0(n-1) - j - i(n)$$

のドレイン電極との接続点に接続されている。

動作中は電流 i が入力端子41に供給され、電流 -i が入力端子49に供給される。スイッチS41 は信号 $FE \cdot \sigma$ により閉じられ、スイッチS47 は信号 $BE \cdot \sigma$ により閉じられる。BE = FE = 1 の場合、双一次 積分器が形成される。双一次積分器としての動作 は以下の通りである。サンプリング周期(n-1) の部分 σ 中、出力電流 $i_{\sigma}(n)$ は

$$i_0(n) = A(I_4-j)$$

で与えられる。ここに、1. はトランジスタT41 を流れる電流である。また、

$$i_r(n-1) = \frac{i_0}{A}(n-1) - i(n-1)$$

である。サンプリング周期 n の部分 φ 中、帰還電流 i, (n)は

$$i_{1}(n) = i_{1}(n-1) - \frac{1-B}{A}i_{0}(n-1)$$

$$= \frac{B}{A}i_{0}(n-1) - i(n-1)$$

で与えられ、トランジスタT41 を流れる電流 I.(n) は が得られ、従って、

$$\frac{i_0(n)}{\Lambda} - \frac{B}{\Lambda} i_0(n-1) = i(n) - i(n-1)$$

従って、

$$i_{\bullet}(z)/A - \frac{B}{A}i_{\bullet}(z)z^{-1} = -j(z)-j(z)z^{-1}$$

従って、損失性双一次積分に対する式

$$H(z) = \frac{i_0(z)}{i(z)} = -A \frac{1+z^{-1}}{1-Bz^{-1}}$$

が得られる

帰還信号 i. 及び出力信号i。は各サンプリング 周期の部分 φ 中正しい値をとり、このサンプリン グ周期の残りの間この値を保つ。従って、出力信 号は積分回路の設定時間の殆どに対し有効となる。

第6図は、第4図に示す理想的な積分器の例に類似する形態の本発明による一般化した損失性積分器の第2実施例を示し、この第6図においても等価な業子に同一符号を付した。第6図に示す実施例は追加の入力端子49を有し、この入力端子はスイッチ847を経て電流源42とトランジスタT41

$$l_n(n) = j - i(n) + i_1(n)$$

= $j - i(n) + \frac{B}{A} i_0(n-1) - i(n-1)$

で与えられる。サンプリング周期 n の部分 ϕ 中は、 出力電流 $i_{\bullet}(n)$ は

$$i_0(n) = A[I_*(n)-j]$$

= $A[-i(n) + \frac{B}{A} i_0(n-1) - i(n-1)]$

で与えられる。従って、

$$i_{\sigma}(n)-Bi_{\sigma}(n-1) = -A[i(n) - i(n-1)]$$

となる。これをな領域に変換すると、

$$i_0(z)(1-Bz^{-1}) = -Ai(z)(1+z^{-1})$$

となり、損失性双一次積分器に対する式である

$$H(z) = \frac{i_0(z)}{i(z)} = -A \cdot \frac{1+z^{-1}}{1-Bz^{-1}}$$

が得られる。

この場合、出力信号 i。は各サンプリング周期 一 の p 部分まで有効にならずに、1 つの差分入力の みが必要とされる。

特開平3-4383(9)

第7図は、第6図につき説明した2つの相互接 続された積分器を用いた、完全に平衡化される損 失性双一次積分器を示す。この積分器は第1入力 端子141 を有し、この入力端子はスイッチS141を 経て源流源142 の一端 (この電流源の他端は正の 電源ライン143 に接続されている) と n チャネル 電界効果トランジスタT141のドレイン電極との接 統点に接続され、且つスイッチ\$241を経て電流源 242 の一端(この電流源の他端は正の電源ライン 143 に接続されている)とロチャネル電界効果ト ランジスタT241のドレイン電極との接続点に接続 されている。第2入力端子149 はスイッチS149を 経て電流源142 とトランジスタT141のドレイン電 極との接続点に接続され、且つスイッチ\$249を経 て電流源242 とトランジスタT241のドレイン電極 との接続点に接続されている。トランジスタT141 のドレイン電極はイスッチ\$142を経てそのゲート 電極及びnチャネル電界効果トランジスタT!42の ゲート電極に接続されている。トランジスタT142 のゲート及びソース電極間にはコンデンサC142

が接続されている。トランジスタT142のドレイン電極はpチャネル電界効果トランジスタT143の一端に仕つ及びゲート電極に且つスイッチS143の一端に接続され、このスイッチの他端は他の4つのpチャネル電界効果トランジスタT144、T145、T147及びT150のゲート及びソース電極間にはコンデンサC143が接続されている。トランジスタT144のドレイン電極はトランジスタT146のドレイン電極と、nチャネル電界効果トランジスタT146のゲートで、nチャネル電子ンジスタT146のゲートで、コスイッチの他端はトランジスタT146のゲートで、このスイッチの他端はトランジスタT146のゲート及びソース電極間にはコンデンサC144が接続されている。

トランジスタT145のドレイン電極をnチャネル電界効果トランジスタT152のドレイン電極に接続すると共にスイッチS145を経てトランジスタT146のドレイン電極に接続する。トランジスタ150のドレイン電極をnチャネル電界効果トランジスタ

T151のドレイン及びゲート電極に接続すると共にトランジスタT147のドレイン電極を出力端子147及びnチャネル電界効果トランジスタT153のドレイン電極に接続する。トランジスタT141, T142, T146, T152, T151及びT153のソース電極を負の電源ライン144に接続すると共にトランジスタT143, T144, T145, T150及びT147のソース電極を正の電源ライン143 に接続する。

トランジスタT241のドレイン電極をスイッチS242を経てそのゲート及びnチャネル電界効果トランジスタT242のゲート及びツート及びソースのエンスタT242のドレイン電極に接続する。トランジスタT242のドレイン電極をアチャネル電界効果トランジスタT244のドレイン電極に接続する。キャパシタC243をトランジスタT244のゲート及びソース電極に接続する。キャパシタC243をトランジスタT244のゲート及びソース電極に接続する。トランジスタT244のドレイン電極に接続する。トランジスタT244のドレイン電極に

接続する。スイッチS244をトランジスタT246のゲ ート及びドレイン電極間に接続すると共に、キャ パシタC244をそのゲート及びソース電極間に接続 する。トランジスタT245のドレイン電極をnチャ ネル電界効果トランジスタT252のドレイン電極に 接続すると共にスイッチS245を経てトランジスタ T246のドレイン電極に接続する。トランジスタ T250のドレイン電極をnチャネル電界効果トラン ジスタT251のドレイン及びゲート電極に接続する と共に、トランジスタT247のドレイン電極を出力 端子247 及びnチャネル電界効果トランジスタT2 53のドレイン電極に接続する。トランジスタT151. T252及びT253のゲート電極をトランジスタT152. T153及びT251のゲート電極と同様に相互接続する。 トランジスタT243. T244, T245, T250及びT247の ソース電極を正電源ライン143 に接続すると共に トランジスタT241、T242、T246、T252、T251及び T253のソース電極を負電源ライン144 に接続する。

トランジスタT141及びT142とキャパシタC142と が1:1の電流比を有する第1電流メモリセルを

特開平3-4383 (10)

構成し、トランジスタT143, T144, T145, T150及 びT147とスイッチ\$143とキャパシタC143とが1: 1: (1-B)/2:1:A/2の電流比を有する第 2電流メモリセルを構成し、トランジスタT241及 びT242とスイッチS242とキャパシタC242とが1: 1の電流比を有する第4電流メモリセルを構成し、 トランジスタT243、T244、T245、T250及びT247と スイッチS243とキャパシタC243とが1:1:(1-B) /2:1:A/2の電流比を有する第5電流メモ リセルを構成する。トランジスタT146とスイッチ \$144とキャパシタC144とが第3電流メモリセルを 構成すると共に、トランジスタT246とスイッチS244 とキャパシタC244とが第6電流メモリセルを構成 する。トランジスタT151, T253及びT252が I : A / 2 : (1-B)/ 2 の電流比を有する第1電流ミラ 一回路を構成すると共にトランジスタT251, T153 及びT152が1:A/2: (1-B)/2の電流比を有 する第2電流ミラー回路を構成する。前例と同様 に電流源142 及び242 は電流」を供給する。

当業者であれば明らかなように、第7図に示す

積分回路は第6図に示す積分器を2つ、差動電流を受信し発生するよう相互接続したものであり、同相モード歪みが最小になる。第6図の電流源45及び46は第1及び第2電流ミラー回路の適切な出力ブランチと置き換えてある。この回路の動作の解析は第6図につき説明した解析と同様に行なうことができる。

をトランジスタT82 のゲート及びソース電極間に 接続する。トランジスタ782 のドレイン電極を電 流源82を経て正磁源ラインに接続すると共に´n チ ャネル電界効果トランジスクT83 のドレイン及び ゲート電極に接続する。トランジスタT83 のゲー ト電極をスイッチ\$83 を経てnチャネル電界効果 トランジスタT84 のゲート電極に接続する。キャ パシタC83 をトランジスタT84 のゲート及びソー ス電極間に接続する。トランジスタT8:のドレイ ン電極をトランジスタT81 のドレイン電極に、電 流源83を経て正電源ライン88に、及びnチャネル 電界効果トランジスタT85 のドレイン電極にそれ ぞれ接続する。スイッチS85 をトランジスタT85 のドレイン及びゲート電極間に接続すると共に、 キャパシタC85 をそのゲート及びソース電極間に 接続する。トランジスタT84 のゲート電極を他の 2つのnチャネル電界効果トランジスタT86 及び T87 のゲート電極に接続すると共に、トランジス タT86 及びT87 のドレイン電極をそれぞれ電流源 86及び87を経て正電源ライン88に接続する。トラ

ンジスタT86 のドレイン電極を出力端子85に接続すると共に、トランジスタT87 のドレイン電極をスイッチS87 を経てトランジスタT84 のドレイン電極に接続する。トランジスタT81 ~T87 のソース電極を負電源ライン89に接続する。

電流源81及び83は電流jを供給し、電流源82は電流2jを供給し、電流源86は電流Ajを供給し、電流源87は(1-B)jを供給する。スイッチS80及びS81は各サンプリング周期の部分の中閉じ、スイッチS83、S85及びS87は各サンプリング周期の部分の中閉じる。

トランジスタT81 及びT82 とスイッチS81 とキャパシタC81 とを貝える第1電流メモリセルは1:1の電流比を有する。トランジスタT83、T84、T86 及びT87 とスイッチS83 とキャパシタC83 とを貝える第2電流メモリセルの電流比は1:1:A:(1-B)である。第3電流メモリセルはトランジスタT85 とスイッチS85 とキャパシタC85 とを貝える。

この回路の動作を、最初にこの回路が理想積分

特開平3-4383 (11)

器として動作し、即ちスイッチ\$87、電流源87及びトランジスクT87が省略されているものと仮定して説明する。

サンプリング周期 (n-1)の部分で中にトランジスタT81 を流れる電流1₁は

$$I_1 = i (n-1) - i_1 + j$$

で与えられ、さらに

i (n-1) はサンプリング周期 (n-1)における入 力電流

$$i_1 = i_0(n-1)/A$$

である。

サンプリング周期 n の部分 φ 中にトランジスタ T83 を流れる電流1.は

$$I_2 = 2j - I_1 = I_2 = \frac{i_0 (n) + Aj}{\Delta}$$

で与えられ、ここに、

I。はトランジスタT84 を流れる電流
 i₀(n)/A+j=2j- (i(n-1)-i₀(n-1)/A+j)
 i₀(n)=-A₁(n-1)+i₀(n-1)

である。これを2領域に変換すると、

ら差し引くことにより、及び従ってず部分中に電流B(1,1-j)を帰還することにより達成される。また、これらの全ての積分器を完全な差動形態にすることは当業者に明らかな方法によって東切って支充の完全な差動バイリニア積分器の一例については本願人に係る同時係属出願の特願ロー320375号を参照されたい。全nチャネルの回路の代りに全pチャネルの回路を、極性を逆にする以外は略々同一の形態で構成することもできること明らかである。

 $H(z) = \frac{i(z)z^{-1}}{i_0(z)} = -A i(z)z^{-1}$ $H(z) = \frac{i(z)}{i_0(z)} = -\frac{Az^{-1}}{1 - z^{-1}}$

になる。

これは順方向オイラー積分器を表わす。

ここで第3電流メモリセルの作用を考察する。 各サンプリング周期の部分 Φ中、トランジスクT81 は電流i(n-1)+i,+j を発生する電流源であると みなせる。誤差電流i,を発生する装置間の不整合 は第3電流メモリセルにより補償される。これは、 誤差電流がトランジスクT85 へと流れ、スイッチ S85 が部分 Φの終了端に開くときこの誤差電流が 帰還電流から差し引かれるためである。

逆方向オイラー及びバイリニア積分器をこの技術を用いて構成し得ること明らかであり、また・B(Iューj)を帰還して(1-B)(Iューj)を差し引くことにより損失性積分器を構成することもできる。これはスイッチS87、トランジスタT87及び電流の87により電流(1-B)(Iューj)をサンリング周期のφ部分中に第3電流メモリセルに蓄積された電流か

63-232151 (特開平1-102798号)、特願昭63-228866号(特開平1-102797号)、特願昭63-322205号(特開平1-202012号)、特願昭63-325704号(特開平1-196911号)、特願平1-314461号、特願平1-320373号、特願平2-35972号及び特願平2-35113号に開示されている。

以上の説明から、当業者であれば他の種々の変更が可能である。このような変更は、電気回路又は電子回路の設計及び使用において既知の他の特性であって上述した特徴の代りに又は加えて使用し得る特徴を含むことができる。

特開平3-4383 (12)

4. 図面の簡単な説明

第1図は既知積分回路の構成を示す回路図、

第2図は第1図の積分回路においてスイッチを 作動させるために用いるクロックパルスの被形を 示す説明図、

第3図は本発明積分回路の第1例の構成を示す 回路図、

第4図は本発明積分回路の第2例の構成を示す 回路図、

第5図は本発明積分回路の第3例の構成を示す 回路図、

第6図は本発明積分回路の第4例の構成を示す 回路図、

第7図は本発明積分回路の第5例の構成を示す 回路図、

第8図は本発明積分回路の第6例の構成を示す 回路図である。

30…入力端子

31, 35…電流源

32…正の電源ライン

T85, \$85, C85 …第3電流メモリセル

\$87 … (帰遺) スイッチ

85…出力端子

特 許 出 願 人 エヌ・ベー・フィリップス フルーイランペンファブリケン

代理人弁理士 杉 村 暁 秀

同 弁理士 杉 村 興 作

同 弁理士 佐 藤 安 徳

同 弁理士 富 田 典

同 弁理士 梅 本 政 夫

同 弁理士 仁 平 孝

33…負の電源ライン

34…出力端子

\$30~\$33 …スイッチ

T31~T36 …電界効果トランジスタ

C31~C33 …コンデンサ

T141, T142, S142, C142…第1電流メモリセル

T143, T144, T145, T150, T147, \$143, C143…第

2 電流メモリセル

T146, S144, C144…第3電流メモリセル

T241, T242, S242, C242…第4電流メモリセル

T243, T245, T250, T247, S243, C243…第5電流

メモリセル

T151, T152, T253…第1電流ミラー回路

T152, T153, T251…第2電流ミラー回路

80…入力端子


\$80 … (サンプリング) スイッチ


81, 82, 83, 86, 87…電流源

T81, T82, S81, C81…第1電流メモリセル

T83, T84, T85, T87, S83, C83…第2電流メモリ

セル





特閒平3-4383 (13)






FIG.3





特開平3-4383 (14)

